Preview

Радиопромышленность

Расширенный поиск

Разработка контроллера оперативной памяти для применения в современных микропроцессорах семейства «Эльбрус»

https://doi.org/10.21778/2413-9599-2019-29-3-41-47

Полный текст:

Аннотация

Реализация нового поколения микропроцессоров семейства «Эльбрус», предусматривающего внедрение сети на кристалле, требует разработки эффективных средств доступа узлов сети в каналы оперативной памяти DDR. В статье описывается решение этой проблемы применительно к взаимодействию с оперативной памятью 16-ядерного микропроцессора «Эльбрус-16СВ», который предъявляет повышенные требования к доступному объёму и пиковой пропускной способности каналов памяти. Одной из основных целей при проектировании микропроцессора «Эльбрус-16СВ» также является улучшение показателей энергоэффективности и надёжности. Важной составляющей выполнения поставленных задач стала доработка контроллера памяти, успешно используемого в выпускаемых микропроцессорах АО «МЦСТ», до поддержки стандарта DDR4 3DS, взятого за основу для использования в ряде новых разработок и обеспечивающего увеличение доступного объёма оперативной памяти без прямо пропорционального роста энергопотребления. Приводятся структура контроллера памяти и принятые решения, позволяющие увеличить целевую частоту работы устройства и повысить надёжность работы канала памяти.

Об авторе

И. А. Петров
АО "МЦСТ"
Россия

Петров Игорь Александрович, старший инженер 

119334, Москва, ул. Вавилова, д. 24



Список литературы

1. Недбайло Ю. А. Проблемы масштабирования производительности подсистемы памяти многоядерного микропроцессора и методы их решения // Вопросы радиоэлектроники. 2018. № 2. С. 23–31.

2. Кожин А. С. Контроллер памяти DDR2 SDRAM и его система синхронизации в составе системы на кристалле «Эльбрус-S2» // Труды 52-й научной конференции МФТИ «Современные проблемы фундаментальных и прикладных наук». Часть I. Радиотехника и кибернетика. Т. 1. М.: МФТИ, 2009. С. 55–58.

3. Ким А. К., Перекатов В. И., Фельдман В. М. На пути к российской экзасистеме: планы разработчиков аппаратно-программной платформы «Эльбрус» по созданию суперкомпьютера экзафлопсной производительности // Вопросы радиоэлектроники. 2018. № 2. С. 6–13.

4. Addendum No. 1 to JESD79-4, 3D Stacked DRAM. JEDEC, 2017 [Электронный ресурс]. URL: https://www.jedec.org/standards-documents/docs/jesd79-4-1 (дата обращения: 03.07.2019).

5. Choi J. S. Next Big Thing: DDR4 3DS. Server Forum, 2014. [Электронный ресурс]. URL: https://www.jedec.org/sites/default/files/files/JS_ChoiServer_Forum_2014(1).pdf (дата обращения: 03.07.2019).

6. Dice P. Quick Boot: A Guide for Embedded Firmware Developers, 2nd ed., Berlin, De Gruyter Press, 2017. 284 p.

7. Fruehe J. AMD EPYC Brings New RAS Capability. Moor Insights & Strategy, 2017. [Электронный ресурс]. URL: https://www.amd.com/system/files/2017-06/AMD-EPYC-Brings-New-RAS-Capability.pdf (дата обращения: 03.07.2019).

8. Билялетдинов И. Е., Ометов А. Е., Тимин Л. С. Оптимизация параметров высокоскоростных каналов процессора с целью повышения отказоустойчивости вычислительного комплекса // Вопросы радиоэлектроники. 2018. № 2. С. 87–92.


Для цитирования:


Петров И.А. Разработка контроллера оперативной памяти для применения в современных микропроцессорах семейства «Эльбрус». Радиопромышленность. 2019;29(3):41-47. https://doi.org/10.21778/2413-9599-2019-29-3-41-47

For citation:


Petrov I.A. Development of memory controller for today’s Elbrus microprocessors. Radio industry (Russia). 2019;29(3):41-47. (In Russ.) https://doi.org/10.21778/2413-9599-2019-29-3-41-47

Просмотров: 71


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 2413-9599 (Print)
ISSN 2541-870X (Online)