Preview

Радиопромышленность

Расширенный поиск

Разработка потактового симулятора подсистемы памяти процессорного ядра «Эльбрус»

https://doi.org/10.21778/2413-9599-2019-29-2-17-27

Полный текст:

Аннотация

Возрастающая сложность микропроцессоров, а также замедление прогресса микроэлектронной технологии делают дальнейшее повышение производительности все более затруднительным. В связи с этим актуальность оценки производительности перспективных микропроцессоров с помощью потактового моделирования перед их реализацией в кремнии увеличивается. В статье изложен подход к реализации потактового симулятора подсистемы памяти процессорного ядра для архитектуры «Эльбрус», управляемого существующим функциональным симулятором этой архитектуры. Рассмотрена методика оценки точности потактового симулятора в сравнении с моделированием RTL-описания перспективного микропроцессора. Приведены данные по быстродействию потактового симулятора и основные техники, позволившие добиться приемлемой производительности. Даны полученные с помощью потактового симулятора предварительные оценки влияния на производительность некоторых изменений в перспективном процессорном ядре, включая задержку доступа в кэш и аппаратную поддержку виртуализации. Эти оценки важны для принятия архитектурных решений при проектировании перспективных процессоров архитектуры «Эльбрус».

Об авторах

Д. В. Знаменский
АО "МЦСТ"
Россия

Знаменский Дмитрий Валерьевич, старший инженер

119334, Москва, ул. Вавилова, д. 24, тел.: +7 (499) 135-70-79



В. Н. Куцевол
АО "МЦСТ"
Россия

Куцевол Виталий Николаевич, старший инженер-программист

119334, Москва, ул. Вавилова, д. 24, тел.: +7 (499) 135-70-79



Список литературы

1. Akram A., Sawalha L. A. Comparison of x86 Computer Architecture Simulators. Computer Architecture and Systems Research Laboratory (CASRL), 1, 2016 [Электронный ресурс]. URL: https://scholarworks.wmich.edu/casrl_reports/1/ (дата обращения: 02.04.2019).

2. Порошин П. А., Мешков А. Н., Черных С.В. Разработка симулятора, поддерживающего потактовый режим работы, на основе текущей версии функционального симулятора архитектуры «Эльбрус» // Вопросы радиоэлектроники. 2018. № 2. С. 69–75.

3. Недбайло Ю. А. Разработка сети на кристалле для перспективных многоядерных микропроцессоров // Труды МФТИ. 2017. Т. 9, № 2. С. 151–163.

4. Недбайло Ю. А. Проблемы масштабирования производительности подсистемы памяти многоядерного микропроцессора и методы их решения // Вопросы радиоэлектроники. 2018. № 2. С. 23–31.

5. Знаменский Д. В. Выбор вариантов реализации средств аппаратной поддержки виртуализации архитектуры «Эльбрус» // Вопросы радиоэлектроники. 2014. Т. 4, № 3. С. 64–73.

6. AMD64 Architecture Programmer’s Manual Volume 2: System Programming, pp. 545–552. Advanced Micro Devices, Inc., 2018 [Электронный ресурс]. URL: https://support.amd.com/techdocs/24593.pdf (дата обращения: 24.01.2019).

7. Intel® 64 IA-32 Architectures Software Developer’s Manual, vol. 3C, pp. 111–125. Intel Corp., 2016 [Электронный ресурс]. URL: https://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-software-developervol-3c-part-3-manual.pdf (дата обращения: 24.01.2019).

8. Ryckbosch F., Polfliet S., Eeckhout L. Fast, accurate and validated full-system software simulation of x86 hardware. IEEE Micro, 2010, vol. 30, iss. 6, pp. 46–56. DOI: 10.1109/MM.2010.95.

9. Alves M. A. Z., Villavieja C., Diener M., Moreira F. B., Navaux P. O. A. SiNUCA: A Validated Micro-Architecture Simulator. 17th International Conference on High Performance Computing and Communications, IEEE Publ., 2015. DOI: 10.1109/HPCC–CSS-ICESS.2015.166.

10. Ahn H. A, Li S., O S., Jouppi N. P. McSimA+: A manycore simulator with application-level+ simulation and detailed microarchitecture modeling. IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS), Austin, TX, 2013, pp. 74–85. DOI: 10.1109/ISPASS.2013.6557148.

11. Butko A., Garibotti R., Ost L., Sassatelli G. Accuracy evaluation of GEM5 simulator system. 7th International Workshop on Reconfigurable and Communication-Centric Systems-on-Chip (ReCoSoC), York, 2012, pp. 1–7. DOI: 10.1109/ReCoSoC.2012.6322869.

12. Куцевол В. Н., Мешков А. Н., Черных С. В. Методы оптимизации производительности программного моделирования многоядерных микропроцессоров с архитектурой «Эльбрус» // Вопросы радиоэлектроники. 2017. № 3. С. 57–61.

13. Lafage T., Seznec A. Choosing representative slices of program execution for microarchitecture simulations: A preliminary application to the data stream. Workload Characterization of Emerging Computer Applications, 2001, pp. 145–163.

14. Wunderlich R. E., Wenisch T. F., Falsafi B., Hoe J. C. SMARTS: Accelerating microarchitecture simulation via rigorous statistical sampling. Proceedings of the 30th Annual International Symposium on Computer Architecture, IEEE Publ., 2003, pp. 84–97. DOI: 10.1109/ISCA.2003.1206991.

15. Falcon A., Faraboschi P., Ortega D. Combining Simulation and Virtualization through Dynamic Sampling. Proceedings of IEEE International Symposium on Performance Analysis of Systems and Software, IEEE Publ., 2007, pp. 72–83. DOI: 10.1109/ISPASS.2007.363738.

16. Borgstrom G., Sembrant A., Black-Schaffer D. Adaptive Cache Warming for Faster Simulations. Proceedings of the 9th Workshop on Rapid Simulation and Performance Evaluation: Methods and Tools, 2017, pp. 1–7.


Для цитирования:


Знаменский Д.В., Куцевол В.Н. Разработка потактового симулятора подсистемы памяти процессорного ядра «Эльбрус». Радиопромышленность. 2019;29(2):17-27. https://doi.org/10.21778/2413-9599-2019-29-2-17-27

For citation:


Znamenskiy D.V., Kutsevol V.N. Development of a cycle-accurate simulator of the Elbrus processor core memory subsystem. Radio industry (Russia). 2019;29(2):17-27. (In Russ.) https://doi.org/10.21778/2413-9599-2019-29-2-17-27

Просмотров: 50


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 2413-9599 (Print)
ISSN 2541-870X (Online)