

**Б. Н. Авдонин¹, М. В. Макушин¹, В. В. Мартынов¹,
О. М. Орлов², А. Н. Стяжкин¹, А. В. Фомина¹**

¹ АО «ЦНИИ “Электроника”», ² АО «НИИМЭ»

ПЕРСПЕКТИВНЫЕ НАПРАВЛЕНИЯ ДАЛЬНЕЙШЕГО РАЗВИТИЯ ОТЕЧЕСТВЕННОЙ МИКРОЭЛЕКТРОНИКИ С УЧЕТОМ ЗАРУБЕЖНОГО ОПЫТА*

На основе сопоставительного анализа развития микроэлектроники в России и ведущих зарубежных странах исследуются основные направления дальнейшего развития отечественной микроэлектроники. Рассматриваются технико-экономические аспекты перехода к новым технологическим уровням, формирования перспективных транзисторных структур, СнК СБИС, 3D СБИС.

Ключевые слова: радиоэлектронные технологии, микроэлектроника, транзисторы нового поколения, технологии изготовления новых ячеек энергозависимой памяти.

Введение

Успешно закончилась Федеральная целевая программа по развитию ЭКБ и радиоэлектроники на 2008–2015 годы. Ядром программы явились микроэлектронные технологии. Говоря об общих итогах программы, следует подчеркнуть, что стратегический акцент на развитие дизайн-центров полностью себя оправдал. Достойным подтверждением этого может служить факт, что за последние два года в отечественной электронике появились два микропроцессора современного уровня:

1. «Baikal-T1» (2 суперскалярных ядра MIPS Warrior P5600 32r5, рабочая частота 1,2 ГГц, кэш 1 Мбайт, энергопотребление менее 5 Вт, техпроцесс 28 нм (разработчик – «Байкал Электроникс», изготовитель – «TSMC фаундри», Тайвань); все блоки, в том числе лицензионные, имеются в исходных кодах, что является гарантией высокого уровня безопасности продукта, а архитектура MIPS ориентирована на рынки коммуникационных решений и встроенных систем.
2. двухъядерный микропроцессор ЗАО «МЦСТ» «Эльбрус-2СМ», произведенный по технологии 90 нм ОАО «НИИМЭ и Микрон». Процессор «Эльбрус-2СМ» – полностью российский продукт, в котором система команд, архитектура процессора, электрическая схема, сложнофункциональные блоки, топология и технология изготовления реализованы в России и основаны на российской интеллектуальной собственности,

что обеспечивает наивысшую степень технологической и информационной безопасности создания аппаратуры и систем стратегического назначения.

Естественно, что отечественная радиоэлектроника не может развиваться только на рыночных принципах. Свидетельство тому – мощная государственная поддержка в США, Китае, Южной Корее и реализация развернутых программ развития с государственным капиталом. В своей программной статье «Как остаться в радиоэлектронной игре» генеральный директор Информационно-аналитического центра современной электроники И. А. Покровский достаточно четко сформулировал четыре ключевые задачи, стоящие перед современной российской радиоэлектроникой:

- обеспечение высокого уровня доверенности инфраструктурных сетей связи и управления. Это крайне необходимо как для традиционных задач, связанных с защитой информации, так и для новых, связанных с информационными и кибервойнами;
- обеспечение высоких функциональных характеристик российских вооружений, а также устойчивости поставок высокотехнологичных комплектующих для ВПК.

Две другие задачи связаны с необходимостью снижения сырьевой зависимости российской экономики:

* Статья разработана при финансовой поддержке РФФ (проект № 14-18-00519).

- увеличение добавленной стоимости, создаваемой российскими компаниями на основе знаний и защищенной интеллектуальной собственности, что может быть обеспечено только на основе развития инновационной экономики;
- поэтому третья задача может быть решена только на основе развития промышленного производства в России.

Можно уверенно предположить, что расходы на безопасность во всем мире будут перераспределяться от закупки вооружений к закупке средств защиты от киберугроз. Развитие робототехники, беспилотного транспорта, систем управления дорожным трафиком, телемедицины и многих других приложений также потребует существенно более высокого уровня доверенности систем связи и управления. Все это формирующие большие рынки для российских инновационных и промышленных компаний [1].

К сожалению, следует признать, что Россия не унаследовала от СССР мощного промышленного производства радиоэлектронного оборудования и систем, не говоря уже о мизерных объемах внутреннего рынка и экспорта. Если первые две задачи находят определенную государственную поддержку, то третья и четвертая, требующие колоссального финансового вливания, в настоящее время вынуждены перейти в режим индукционного ожидания с постепенным накоплением финансового и технологического потенциала. По оценкам исследовательской фирмы IHS Technology, добавленная стоимость, непосредственно внесенная в мировой ВВП микроэлектроникой, за последние 20 лет составила 3 трлн долл., а косвенная – еще 9 трлн долл. [2], что сопоставимо с совокупным ВВП Франции, Германии, Великобритании и Италии.

За период 1995–2011 гг. экономическое воздействие микроэлектроники (прямое и косвенное) оценивается в 37% от реального роста мирового ВВП. Высокие темпы роста мировой электроники обусловлены ускоренным ростом номенклатуры и объема применения новых моделей аппаратуры (ПК, смартфоны, планшеты, теле- и радиоаппаратура, системы связи и навигации, сложное медицинское и диагностическое оборудование и т.д.) по сравнению со снижением стоимости условного транзистора, что являлось мощным стимулом совершенствования электронных технологий для создания новых типов ЭКБ, и в первую очередь микроэлектроники [3].

Важнейшей задачей на современном этапе развития российской микроэлектроники является поддержка дизайн-центров в обеспечении производства их импортозамещающих разработок. Данная проблема исследовалась российскими учеными [4–8].

Проблема импортозамещения для ЭКБ имеет собственное звучание – должны разрабатываться не прямые аналоги зарубежных изделий, а отечественные, с присущими им «отличительными особенностями» (по определению академика Г. Я. Красникова), на отечественной технологической базе и для специфических задач создания аппаратуры и систем [9].

Таким образом, задача создания импортозамещающей ЭКБ должна инициироваться разработчиками РЭА, а не являться инициативой разработчиков ЭКБ. Это еще раз подтверждает необходимость перехода на вертикально интегрированные программы разработки (система – изделие – радиоэлектронная аппаратура и блоки – ЭКБ – технологический базис – спецтехнологическое оборудование – материалы). Все этапы должны быть связаны в единую цепь интегрированными центрами разработки и согласованным ПО.

Естественно, что за время реализации упомянутой выше Программы появилось много технологических вызовов, анализ ответов на которые подлежит детальному рассмотрению с учетом технико-экономических аспектов и определения программных заданий на ближайшую и дальнейшую перспективу. Среди важнейших подлежащих анализу вызовов в области микроэлектроники следует укрупненно отметить:

- переход к новым технологическим уровням (32–28 нм);
- перспективные транзисторные структуры;
- быстродействующая память, коинтегрированная в СБИС типа «система-на-кристалле»;
- трехмерные (3D) структуры СБИС.

Топологический размер определяет уровень технологии

Топологический размер транзистора (обычно длина затвора) долгие годы служил «мерилом» уровня технологии, и переход на более высокий уровень определялся проведением операции «пропорционального масштабирования» (фактор уменьшения 0,7), при которой характеристические размеры транзисторной структуры уменьшались по определенным правилам. Это давало возможность получения большего быстродействия и плотности размещения элементов в составе масштабированной ИМС без значительных затрат на разработку технологических процессов и сохранение маршрута изготовления. Традиционные инструментальные средства проектирования типа FastSPICE для моделирования и верификации больших конструкций были «заточены» на определение характеристик крупных схем памяти или синхронизацию сигналов в пределах всего кристалла ИМС и верификацию

мощности. Подход оказался настолько эффективным, что позволил ускоренными шагами двигаться по маршрутной карте, осваивая уровень за уровнем. При приближении к уровню 28 нм оказалось, что для новейших конструкций определение характеристик и верификации мощности или синхронизации сигналов требуются более высокие значения точности, чем может предложить FastSPICE [10].

На все это наложились значительные осложнения с переносом изображения, которые потребовали (наряду с более детальным моделированием в рамках ПО «виртуального степпера») использования методик «многократной» литографии топологически сложных слоев. Практически литография на $\lambda=193$ нм с иммерсией на границе 28 нм вступает в зону критического ограничения по точности воспроизведения топологии. Обещанное внедрение метода литографии на предельном ультрафиолете (EUV) $\lambda=12,5\div 13,5$ нм до сих пор не реализовано. Более подробно эта проблема рассмотрена в [11].

Заоблачная цена установок EUV (прогнозируется на 2016 г. $\sim 90\div 100$ млн долл. за штуку), предельные по прецизионности требования по изготовлению шаблонов (допуск на толщину слоев и ее неравномерность по пластине не более $2\text{--}3 \text{ \AA}$), возможность перехода в разряд «second hand» не ранее 2040–2050 гг. – все это делает вопрос их использования в России закрытым. Единственная возможность для российской микроэлектроники перейти в область 15–10 нм и менее – это использование электронно-лучевой литографии (ЭЛЛ). Метод в мировой практике пока не находит широкого применения из-за принципиального физического ограничения – последовательного формирования топологических элементов, но имеет преимущества по разрешению

(до 3–4 нм), и не требует многократного экспонирования, что исключает необходимость применения шаблонов и снимает проблему повторяющихся дефектов, снижает стоимость процесса.

Применение многолучевых методов ЭЛЛ должно позволить достичь производительности $\sim 2\text{--}5$ пластин/ч при топологии 15–10 нм, числе элементов в кристалле до 10 млн и диаметре обрабатываемых пластин 200 мм. Этого вполне достаточно, чтобы обеспечить опытное и малосерийное производство (соответствие первой и второй задаче отечественной электроники на современном этапе).

Исходя из вышеизложенного, следует признать, что по экономическим и технологическим причинам продвижение российской микроэлектроники в нанометровом диапазоне следует ограничить значениями 30–28 нм.

В диапазоне размеров ниже 90 нм возникают проблемы, связанные с квантовыми эффектами: туннелирование носителей через тонкие слои диэлектриков (возникновение утечек и локальных пробоев); увеличение значения емкости конденсаторных структур (повышение задержек в проводных линиях), которые решаются применением более толстых диэлектрических слоев с увеличенным (для затворов) или уменьшенным (для межсоединений) значением диэлектрической константы.

При значениях менее 40–30 нм (несмотря на использование самого совершенного на сегодня метода переноса изображения с использованием эксимерного лазера с $\lambda=193$ нм, экспонирования в иммерсионном режиме, применения программных методов коррекции оптических эффектов близости, использования шаблонов с фазовой коррекцией) процессы литографии требуют многократного

Таблица 1. Сводные данные по затратам и уровням технологий

Показатель	Технологии			
	32 нм монолит. КМОП	28 нм FD SOI	20 нм монолит. КМОП	16 нм FinFET
Стоимость обработанной пластины, (300 мм), долл.	1900	2400	3030	4700
Расходы на проектирование и внедрение в производство нового проекта ИМС, млн долл.	34	59	84	176 (2,24 млрд для 5 нм)
Стоимость комплекта шаблонов, млн долл.	14–16	22–23	34–36	41 (70–80 млн для EUV-литографии)
Доля процессов переноса изображения (включая контроль топологии) в стоимости обработки пластины, %	28 для 60 нм 29–30	31	34	40 (45–50% для 5 нм)
Стоимость полного пакета ПО для проектирования и контроля, млн долл.	150–200 (60–45 нм) 220–260	300	350–400	500 (700–800 млн для 5 нм)

применения (2–3-кратного экспонирования и травления), что значительно удорожает процесс изготовления ИМС [12]. Сводные данные по затратам и уровням технологий приведены в табл. 1.

Перспективные транзисторные структуры

Традиционной транзисторной структурой для российской микроэлектроники является КМОП, которая изготавливается на монокристаллической кремниевой подложке или на структуре «кремний-на-изоляторе» (SOI) в вариантах «кремний-на-сапфире» или подложках с изоляцией SiO₂, получаемых методом «smart cut». Оба эти метода освоены в нашей промышленности для структур диаметром до 200 мм, таким образом, соблюдается полная технологическая независимость.

Для получения ИМС в диапазоне размеров до 30–28 нм необходимо провести комплекс работ по освоению новых транзисторных структур, что должно обеспечить более высокий уровень быстродействия и снижение значений удельной потребляемой мощности.

Наиболее эффективным является новый вид транзисторов – структур из полностью обедненного (fully depleted – FD) кремния, изготавливаемых на пластинах типа «кремний-на-изоляторе» (КНИ/SOI). Подобные структуры позволяют достичь быстродействия 14-нм приборов при использовании 22-нм проектных норм, а при 32 нм обеспечивается быстродействие приборов 22 нм. Следует отметить, что SOI-пластины сами по себе втрое дороже пластин из монокристаллического кремния. По этой причине корпорация Intel решила осваивать технологию FinFET.

Однако кристаллы на FD-SOI-пластинах меньше, меньше и число этапов обработки, что делает FD-SOI-кристаллы дешевле, чем FinFET-кристаллы. Еще большие выгоды FD-SOI-технология предоставляет по сравнению со стандартной монокристаллической кремниевой технологией (рис. 1).


Следует отметить, что FinFET в целом обладает большей производительностью, но FD-SOI за счет очень тонких каналов и углубленного оксида (BOX) может достигать меньшей мощности утечки. Кроме того, за счет напряжения прямого смещения кремниевой подложки, лежащей под углубленным оксидом, FD-SOI можно настроить на более высокую производительность – почти такую же, как у FinFET, – но при этом увеличивается потребляемая мощность. За счет напряжения обратного смещения подложки можно достичь либо снижения потребляемой мощности, либо увеличения производительности [13].

Из этого можно сделать вывод, что российская технология сохранит традиционную планарную технологию КМОП и что нет необходимости «задумываться» о тратах времени, сил и финансовых средств на попытки перехода на структуры FinFET вслед за фирмой Intel. Кстати заметить, что Intel затратила более 3 млрд долл. на разработку своего оригинального конструктивно-технологического варианта.

Еще одной приборной структурой, которая может стать самой передовой в ближайшее время, является сегнетоэлектрический полевой транзистор (FeFET). Такой транзистор еще не создан, но уже проведен ряд подробных работ по его моделированию на суперкомпьютере в вычислительном центре университета штата Техас (Texas Advanced Computing Center). Эти работы подтвердили возможность реализации конструкции FeFET в лабораторных условиях. К настоящему времени создана полная этажерка затвора и подобраны необходимый материал и маршрут изготовления FeFET. Следующий этап работ – изготовление германиевого канала с целью создания полного FeFET.

FeFET являются главным вариантом транзистора нового поколения, так как их можно масштабировать далее, чем предусмотрено Маршрутной картой кремниевых транзисторов. При этом для каналов используются более быстродействующие полупроводники, Ge или GaAs, располагаемые на стандартных КМОП-подложках. Компьютер, созданный целиком на основе FeFET, будет способен запоминать свое состояние при отключении и активироваться в него при включении (рис. 2).

Главной трудностью создания нового процесса было выращивание BaTiO₃ затвора в 3D-ориентации с использованием молекулярно-лучевой эпитаксии таким образом, чтобы диполи могли переключаться вертикально. Успешность



* V_{dd} - положительное напряжение питания транзистора.
 ** Смещение подложки – напряжение, при котором подключен контакт подложки и подложка не смещается на тот же уровень (напряжения), что и исток.

Рисунок 1. Преимущества FD-SOI-технологии с использованием ультратонкой подложки и углубленного оксида (UTBB) по сравнению с монокристаллической планарной технологией




Рисунок 2. Сегнетоэлектрический материал поверх германиевого канала на кремниевой подложке сохраняет свою поляризацию неограниченное время, что позволяет изготавливать любые компьютеры на основе мгновенно активируемых FeFET

решения этой задачи исследователями подтверждена с использованием пьезоэлектрически-силовой и СВЧ-импедансной микроскопии. Отмечается, что FeFET также подходят для создания памяти с ультравысокой плотностью расположения элементов, сверхэффективных фотогальванических элементов и энергонезависимой реконфигурируемой логикой с более высоким быстродействием [14].

В заключение этого раздела необходимо отметить следующие перспективные направления по совершенствованию транзисторной структуры:

- Каналы из материалов типа $A^{III}B^V$ на кремнии: Intel, Samsung, IMEC и многие другие промышленные фирмы и исследовательские организации экспериментируют с более быстродействующими материалами каналов, формируемыми на кремнии. Это материалы типа $A^{III}B^V$ (GaAs и InGaAs). Если в этой области будет достигнут успех, то КМОП-инфраструктура сохранится на длительный период.
- Графеновая спинтроника: чистые углеродные полупроводники в форме графеновых подложек со временем могут полностью заменить кремний, особенно если их совместить со спинтронными кодировками. Графен, превосходящий кремний по быстродействию в 10 раз и более, является желанным материалом «посткремниевой» эры. Однако он не обладает запрещенной зоной до тех пор, пока не будут произведены специальная обработка его краев или легирование.
- Сегнетоэлектрические затворы: использование германиевого канала с сегнетоэлектрическим затвором поверх него также может продлить использование «Закона Мура» за пределы действия «Международной технологической карты развития полупроводниковых приборов» (International Technology Roadmap for Semiconductors, ITRS), завершающейся в 2028 г. Успешное изготовление этажерочных затворов

с использованием титаната бария в Техасском университете (Остин) также позволяет создать компьютеры, мгновенно включающиеся в том состоянии, в котором они были выключены [7].

- Вероятнее всего, несмотря на привлекательность применения материалов $A^{III}B^V$ на кремнии, графеновой спинтроники и сегнетоэлектрических затворов, эти варианты следует рассматривать как поисковые исследования только в случаях избыточного финансирования.

Основные аспекты разработки ячеек энергонезависимой памяти при переходе к нанометровому топологическому диапазону

При переходе к нанометровому топологическому диапазону исследование и разработка новых ячеек энергонезависимой памяти (ЯЭП) [15], обладающих высоким быстродействием, возможностью длительного времени сохранять информацию и маленькими размерами, определяющими достигаемые значения быстродействия и степени интеграции в составе СБИС, является важной задачей. Совершенствование существующей технологии создания ЯЭП позволяет перейти к нанометровому топологическому диапазону, в частности, в ЯЭП на основе SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) структур с записью и стиранием на основе туннелирования носителей заряда возможно масштабирование до 20–30 нм. Следует отметить, что масштабирование ЯЭП с плавающим затвором затруднено. Одной из главных причин является невозможность уменьшения толщины туннельного оксида менее 7 нм, а также увеличение взаимного влияния электрических зарядов в соседних ячейках из-за наличия паразитной емкостной связи при масштабировании.

Разработка новых ЯЭП на основе хранения заряда [16] основывается на применении следующих конструктивно-технологических решений:

- использование новых конструкций (например, третье поколение ЯЭП с расщепленным затвором фирмы SST – Super Flash, в которой введен дополнительный пятый электрод и, соответственно, осуществлено расширение функциональных возможностей ячейки);
- использование новых материалов. Так, в известной конструкции ЯЭП на основе SONOS-структуры введение high-k-диэлектрика в качестве блокирующего слоя позволяет увеличить толщину туннельного диэлектрика и улучшить температурный диапазон (структура TANOS (TaN-Al₂O₃-Si₃N₄-SiO₂-Si) фирмы Samsung);
- применение трехмерных конструкций (3D) позволяет в несколько раз увеличить степень интеграции ЯЭП (NAND Flash фирмы Samsung на основе SONOS-структур).

Другим важным направлением разработки перспективных ЯЭП является переход на альтернативные физические принципы с использованием новых материалов, среди которых основными являются структуры ReRAM – Resistive Random Access Memory (на основе резистивного переключения под действием электрического поля), STT MRAM – Spin Torque Transfer Magnetoresistive Random Access Memory (на основе магниторезистивного переключения спин-поляризованным током), FRAM – Ferroelectric Random Access Memory (на основе изменения вектора поляризации диполей под действием электрического поля и возникновения соответствующего импульса тока), PCM – Phase Change Memory (на основе резистивного переключения за счет изменения фазового состояния при нагреве).

Разработка перспективных ЯЭП на основе альтернативных физических принципов с использованием новых материалов позволяет существенно улучшить такие основные параметры, как время доступа (запись/чтение), напряжение переключения, энергию программирования/бит, количество циклов переключения, время хранения информации. Сравнение разных видов энергонезависимой памяти представлено в табл. 2.




Рисунок 3. Технология одностранзисторной одноразрядной ячейки СОЗУ фирмы Zeno Semiconductor, реализованной по 28-нм процессу и призванной заменить технологию шеститранзисторных одноразрядных ячеек СОЗУ



Рисунок 4. Концепция бистабильной одностранзисторной памяти фирмы Zeno Semiconductor

На основе КМОП-технологии изготавливается большинство современных интегральных схем, поэтому важным аспектом является возможность встраивания данных ячеек в КМОП-технологический маршрут, особенно на этапе многослойной разводки. Также необходимо отметить возможность 3D-интеграции данных ЯЭП.

Для полноты картины состояния топологий ячеек памяти приведем опубликованную в декабре 2015 г. информацию фирмы Zeno Semiconductor [17], в которой сообщается, что фирма аттестовала разработанную ею технологию СОЗУ на одностранзисторных одноразрядных ячейках (рис. 3), реализованную по 28-нм процессу (получается подлинное СОЗУ, не требующее операций обновления). Новая технология призвана заменить СОЗУ на шеститранзисторных одноразрядных ячейках.

Zeno Semiconductor сформировала свои одностранзисторные СОЗУ на одном n-канальном МОП-транзисторе, содержащем два собственно биполярных транзистора с p-карманом как открытыми базами, с углубленным n-карманом в качестве коллектора, а также с n+ легированными областями стока/истока ниже затвора, действующего как эмиттеры. Доступ к памяти осуществляется по разрядным и словарным шинам, изолированным мелкими канавками (рис. 3).

Можно утверждать, что это трехтранзисторная одноразрядная ячейка (которая все равно будет достаточно быстродействующей). Но из-за того, что ее внутренними элементами являются два биполярных n-p-n транзистора с открытыми затворами и общим коллектором (которые можно рассматривать не более чем как «виртуальные» транзисторы), а площадь кристалла по сравнению с обычным МОП-транзистором, на котором базируется одноразрядная ячейка СОЗУ, не увеличивается, ее вполне можно считать одностранзисторной. На деле перед нами просто хитроумная манипуляция архитектурой одиночного МОП-транзистора (рис. 4).

Тот же самый вертикальный n-канальный МОП-транзистор (левая часть рис. 4) с внутренними n-p-n биполярными транзисторами (правая часть) являются причиной бистабильных состояний «1» и «0» в одноразрядном транзисторном приборе, формирующем полное СОЗУ на одиночном n-канальном МОП-транзисторе.

Принимая во внимание опыт владения АО «НИИМЭ и Микрон» технологией БикМОП, можно предположить, что новая одностранзисторная структура СОЗУ вскоре пополнит библиотеку элементов для проектирования эффективных быстродействующих СБИС. Сопоставление СОЗУ фирмы Zeno и стандартных СОЗУ (на уровне 1-Мб макроячейки) показывает, что первые имеют площадь полной макроячейки в 2–2,5 раза меньше,

Таблица 2. Сравнение разных видов энергонезависимой памяти

Тип схемы памяти	Ячейка		Физические особенности	Схемотехнические особенности						Технологические особенности			Статус	
	Конструкция	Площадь ячейки		Физический принцип работы при перезаписи	Информационный параметр (хранение бита)	Время доступа (запись / чтение)	Энергия программирования / бит	Низковольтность	Неразрушающее чтение	Кол-во циклов обращения / долговечность	Используемые новые материалы	Интеграция с КМОП	Сложность	Существующая плотность на чип
Полупроводниковая FLASH	Плавающий затвор [1]	4F ² (NAND)	При движении носителей заряда происходит изменение заряда в запоминающей среде и порогового напряжения	Наличие заряда на плавающем затворе	200/25 мкс	10 нДж	-	+	10 ⁵ / 10 лет	-	FEOL	-	64 Gb	Производство
FRAM	1t1c	6F ²	При движении атомов происходит изменение вектора поляризации	Вектор поляризации	50/75нс	2 пДж	+	-	10 ¹⁵ / 10 лет	-	BEOL	+	128 Mb	Производство
MRAM	1t1mtj	20F ²	Используются 2 перпендикулярные проводящие линии. В зависимости от направления протекания тока через них происходит переключение свободного слоя в состояние с параллельным или антипараллельным вектором магнитного поля относительно вектора опорного слоя. Поэтому происходит изменение сопротивления магнитного туннельного перехода	Вектор магнитного поля	12/12 нс	120 пДж	+	+	10 ¹⁶ / 10 лет	-	BEOL	+	32 Mb	Производство
STTMRAM	1t1mtj	4F ²	Ток за счет поляризатора становится спинполяризованным и в зависимости от ориентации спина переключает свободный слой в состояние с параллельным или антипараллельным вектором магнитного поля относительно вектора опорного слоя. Поэтому происходит изменение магнитного туннельного перехода. Не нужна вторая проводящая линия как в MRAM	Вектор магнитного поля	10/10 нс	0.02 пДж	+	+	10 ¹⁶ / 10 лет	-	BEOL	+	2.64 Mb	Прототип, подготовка к запуску производства

Таблица 2. Сравнение разных видов энергонезависимой памяти (окончание)

Тип схемы памяти	Ячейка		Физические особенности	Схемотехнические особенности				Технологические особенности				Статус		
	Конструкция	Площадь ячейки		Физический принцип работы при перезаписи	Информационный параметр (хранение бита)	Время доступа (запись / чтение)	Энергия программирования / бит	Низковольтность	Неразрушающее чтение	Кол-во циклов обращения / долговечность	Используемые материалы	Интеграция с КМОП	Сложность	Существующая плотность на чип
PCM	1t1r	5F ²	При разогреве происходит изменение фазового состояния активного слоя (халькогенид) и изменение его сопротивления	Фазовое состояние активного слоя (халькогенид)	100/20 нс	100 пДж	+	+	10 ⁹ /10 лет	Халькогенидные стекла: Ge ₂ Sb ₁ Te ₂ (Ge-rich) и т.д.	BEOL	+	512 Mb	Производство
ReRAM	1t1r	6F ²	При движении атомов проводящего канала в активном слое и изменение его сопротивления	Наличие проводящего канала (филамент) в активном слое (оксид переходного металла)	10/20 нс	2 пДж	+	+	10 ⁵ /10 лет	Оксиды переходных металлов (ZrO ₂ , TiO ₂ , Ta ₂ O ₅ , HfO ₂ и т.д.)	BEOL	+	64 Kb	Прототип, исследование
CBRAM	1t1r	6F ²	При движении атомов проводящего канала в активном слое и изменение его сопротивления	Наличие проводящего канала (филамент) в активном слое (твердый электролит)	50/50 нс	2 пДж	+	+	10 ⁵ /месяцы	Ag, Cu и т.д. филаменты в твердых электролитах	BEOL	+	2 Mb	Прототип, исследование
Molecular	НИ	6F ²	НИ	НИ	20/20 нс	НИ	-	-	10 ⁵ /месяцы	+		+	160 Kb	Исследование
Racetrack	НИ	20F ² /128 бит	Перемещение магнитных доменов при протекании спинполяризованного тока	Наличие магнитных доменов с различной ориентацией магнитного поля в проводнике	10/10 нс	2 пДж	НИ	НИ	10 ¹⁶ /10 лет	+		+	НИ	Исследование

Примечание:

F – минимальная проектная норма; 1t1c – ячейка состоит из 1 транзистора и конденсатора памяти; 1t1r – ячейка состоит из 1 транзистора и резистора памяти; mtj – магнитный туннельный переход; FEOL, BEOL – технологический маршрут, включающий операции формирования на этапе формирования активной структуры в кремниевой подложке и формирования многослойной металлизации соответственно; НИ – нет информации; «—» или «+» – отсутствие или наличие характеристики соответственно

потребляемую мощность в статическом режиме в 5 раз ниже, потребляемую мощность в активном режиме такую же или меньше, время доступа на 40% быстрее. Завершая этот раздел, можно с уверенностью сказать, что у российской электроники имеются все предпосылки в области встроенной памяти выйти на мировой уровень.

Трехмерные (3D) конструкции СБИС

Последние пять лет ознаменовались бурным освоением трехмерных конструкций, которые условно можно разделить на два типа: с использованием кремниевых интерпозеров и без использования. Принципиальных технологических преимуществ не имеет ни один из них: основная задача – уменьшение площади кристалла и, следовательно, увеличение величины съема кристаллов с пластины – решается успешно. Единственное техническое преимущество, которое дает 3D-технология, заключается в использовании принципа этажирования и применение его в схемах трехмерной памяти. Фирма Samsung планирует достижение трехмерной флэш-памяти емкостью 1 Тбит при 100-кратном этажировании [18].

Из вышесказанного можно сделать вывод, что наибольшую заинтересованность в освоении технологий 3D должны проявлять изготовители массовой продукции (фаундрии) и разработчики СБИС памяти повышенной емкости. Так как в российской микроэлектронике таковых нет, то отсутствие 3D-технологии на данном этапе не является критическим. Кстати, так как фирма TSMC (Тайвань), на которой «Байкал Электроникс» изготовил свой микропроцессор, сообщила об освоении 3D-технологии для ИМС [19], то можно рекомендовать «Байкал Электроникс» реализовать модернизированный вариант «Baikal-T1» в 3D-варианте исполнения.

Перспективные работы

Для выделения перспективных задач, которые определяли бы паритет российских технологий и возможность создания конкурентоспособной радиоаппаратуры и вычислительной техники, был проведен расширенный информационный поиск в специализированных источниках и предварительно отобрано более 50 задач. После использования критериев наличия реальных исполнителей, ограничения объемов финансирования в разумных пределах число задач десятикратно сократилось.

Основным критерием на финишном этапе отбора являлось обеспечение стратегических задач по сохранению необходимого в среднесрочной перспективе уровня информационной и технологической безопасности. Пять задач, по мнению авторов этой статьи, – много, поэтому был сделан выбор из двух задач.

1. Главнейшей задачей в области технологий и конструкций систем на кристалле является разработка оптоэлектронных элементов, коинтегрированных с вычислительными блоками в рамках единой КМОП (БиКМОП) технологической структуры. Более 10 лет назад авторы уже высказывались по этому вопросу [20], но, к сожалению, эта задача не решалась в рамках действующих государственных программ по развитию электроники и осталась без внимания академических институтов и созданных специализированных структур для решения важнейших технологических инновационных задач («Сколково»).

Необходимость решения этой задачи является абсолютно бесспорной, так как она вытекает из физической природы электрона и фотона, уже в своей основе реализованная в структуре быстродействующих вычислительных систем (ввод-вывод информации в систему, обмен данными между блоками осуществляется с помощью оптических линий связи, модуляторов, мультиплексоров, оптических вентилях и т.д.), что создает гибридную оптоэлектронную систему с предельно повышенным быстродействием и устойчивостью к внешним радиационным и электромагнитным воздействиям. Последние несколько лет наблюдается повышенный интерес к разработке кремниевых фотонных приборов и коинтеграции их с вычислительными системами в рамках КМОП-технологического базиса [21].

Предполагается, что уже в 2018 г. должны появиться «системы-на-кристалле» с коинтегрированными оптоэлектронными элементами. Задача российской электроники заключается в том, чтобы в очередной раз не упустить этот рывок.

2. Французские электронные фирмы CEA-Leti и CEA-Inac сообщили, что они работают над созданием КНИ КМОП платформы для квантовых вычислений. CEA-Leti и CEA-Inac заявили об осуществлении предварительных шагов по демонстрации технологии квантовых битов (кубитов) – основного «строительного блока» квантовой информатики. При этом предполагается использовать платформу КНИ (SOI) КМОП. С точки зрения твердотельной техники, в настоящее время в качестве основного подхода к созданию квантовых вычислительных средств рассматриваются сверхпроводящие кубиты, однако существуют и альтернативные подходы. К ним относятся, в частности, материалы типа $A^{III}B^V$. Однако их основным недостатком является относительно малый срок существования, обусловленный связью между спинами электронов и спинами ядер в элементах материалов $A^{III}B^V$.

В последние годы перспективы использования изотопно очищенного кремния-28, одного из наиболее распространенных изотопов кремния (93% массовая доля в природном кремнии), сделали этот материал особенно привлекательным для хранения

данных на основе спина квантовых кубитов в течение достаточно длительного времени. Основной проблемой на данный момент является определение базисных элементов, совместимых с задачей повышения возможностей хранения сотен и более кубитов.

Получение моноизотопного ^{28}Si может быть успешно реализовано в России, так как РОСАТОМ обладает развитым комплексом изотопных технологий. В этой задаче может сыграть сильный экономический рычаг по развитию экспортного потенциала РФ в области высоких технологий. Моноизотопный ^{28}Si при использовании его в качестве исходного материала для изготовления пластин и структур дает существенный выигрыш в быстродействии за счет более высокой подвижности носителей по сравнению с природным Si (смесь изотопов). Таким образом, можно получить значительную экономическую выгоду и завоевать мировой рынок ^{28}Si уже на начальном этапе выполнения задачи создания технологической базы для квантовых компьютеров.

К перспективным следует также отнести:

- каналы из материалов типа $\text{A}^{\text{III}}\text{B}^{\text{V}}$ на кремнии;
- графеновую спинтроннику;
- сегнетоэлектрические затворы.

Однако их выполнение требует дополнительного рассмотрения из-за высокой стоимости реализации и неочевидности эффекта для отечественной электроники.

CEA-Leti в сотрудничестве с CEA-Inac осуществляют фундаментальные исследования с целью определения возможности применения КНИ-технологии в квантовой вычислительной технике при обеспечении необходимого уровня масштабируемости, достигаемого в уже освоенной КМОП-технологии и используемой при создании СБИС. Данный подход подразумевает использование квантовых точек, расположенных под затворами n-типа (соответственно и p-типа) полевых транзисторов, разработанных для функционирования в «малозлектронном» (соответственно «малодыронном») режимах при криогенных температурах (менее 0,1 К) [22].

CEA-Leti и CEA-Inac разработали процесс, обеспечивающий работу обоих типов (n и p) приборов с использованием нанопроволочной технологии полевых транзисторов на основе КНИ-структур. Продемонстрирована успешная коинтеграция работы квантовых объектов совместно с управляющей

стандартной КМОП-электроникой (стандартные кольцевые генераторы) на КНИ-пластинах диаметром 300 мм. Утверждается, что новая технология продемонстрировала определенный уровень надежности. Теперь исследователи намерены использовать ее с минимальными модификациями для демонстрации кубитов, коинтегрированных с их управляющей электроникой. Успешная коинтеграция является критическим фактором для успешного проектирования квантовых компьютеров.

Заключение

На основе комплексного технико-экономического анализа определена предельная (по технологическим и экономическим показателям) граница развития российской микроэлектроники значением 30–28 нм на среднесрочный (10–15 лет) период. Рекомендуется на весь указанный период сохранить технологический базис КМОП.

При целеопределенных переходах с действующего технологического уровня на более высокие рекомендуется ввести следующие существенные доработки:

1. Ввести новый вариант конструктивно-технологического изготовления транзисторов из полностью обедненного кремния (FDSi) с использованием пластин типа «кремний-на-изоляторе» (SOI). Выбор варианта изолированных структур («кремний-на-сапфире» или «кремний-на-окисле») осуществить при технологической отработке процесса в целом.
2. Отработать технологии изготовления новых ячеек энергонезависимой памяти и интегрировать их в КМОП-структуры СБИС. Вероятнее всего, таковой структурой явится SONOS, предоставляющая возможности масштабирования до уровня 30–28 нм.
3. Отработать структуру и технологию одностранзисторных одноразрядных ячеек СОЗУ, аналогичных одноразрядным ячейкам фирмы Zeno Semiconductor на одном n-канальном МОП-транзисторе и интегрировать их в КМОП и БиКМОП структуры СБИС типа «система-на-кристалле».

Указанные выше «доработки» технологического базиса обеспечат существенные улучшения технических характеристик при сохранении в целом действующего базиса и не потребуют значительных временных и финансовых затрат.

СПИСОК ЛИТЕРАТУРЫ

1. Покровский И. А. Как остаться в радиоэлектронной игре // Эксперт. 2015. № 18–19.
2. IHS says Moore's Law led to trillions of dollars added to global economy. Solid State Technology // The Pulse. 2015. June 23.
3. Макушин М. В. Вклад микроэлектроники в мировую экономику // Экспресс-информация по зарубежной электронной технике. 2015. Выпуск 24 (6561). 25 июня.
4. Авдонин Б. Н., Батьковский А. М., Стяжкин А. Н. Инструментарий оценки и повышения эффективности деятельности интегрированных структур радиоэлектронной промышленности // Электронная промышленность. 2012. № 3. С. 15–24.
5. Авдонин Б. Н., Кураев Н. М., Мартынов В. В., Стяжкин А. Н. Вопросы оценки импортной зависимости предприятий радиоэлектронной промышленности при выполнении гособоронзаказа // Вопросы радиоэлектроники. 2013. Т. 3. № 2. С. 170–184.
6. Макушин М. В. Развитие fabless-индустрии КНР – опыт в копилку отечественных дизайн-центров // Радиопромышленность. 2013. Вып. 3. С. 197–212.
7. Батьковский А. М., Батьковский М. А., Божко В. П., Стяжкин А. Н. Управление рисками инновационного развития базовых высокотехнологичных отраслей. М.: МЭСИ, 2015.
8. Макушин М., Мартынов В. Новые аспекты развития современной микроэлектроники // Электроника: наука, бизнес, технология. 2016. Вып. 3. С. 110–123.
9. Красников Г. Я., Орлов О. М. Отличительные особенности и проблемы КМОП-технологии при уменьшении проектной нормы до уровня 0,18 мкм и меньше // Российские нанотехнологии. 2008. Т. 3. № 7–8. С. 124–128.
10. Zhihong L. Giga-scale challenges will dominate 2015. Solid State Technology // The Pulse. 2015. February 13.
11. Мартынов В. В. Аспекты развития микроэлектроники в России // Электроника. Аспекты развития. 2004. С. 32–56.
12. Макушин М. В., Мартынов В. В. Нужен ли России самодельный EUV-нанолитограф? Техника и экономика современной литографии // Фотоника. 2010. № 4. С. 6–13.
13. R. Colin Johnson. Fully-Depleted Silicon on Insulator May Be Fully Accepted in 2016 // EE Times. 12/1/2015.
14. Colin Johnson. FeFET to extend Moore's law // EDN Europe. 2015. January 16.
15. Орлов О. М. Конструктивно-технологические особенности ячеек встроенной энергонезависимой памяти, основанной на хранении заряда в технологиях с проектными номами 90 нм и менее // Интеграл. 2012. № 4 (66). С. 18–21.
16. International Technology Roadmap of semiconductors. [Электронный ресурс]. Редакция 2013 г. Адрес доступа: <http://www.itrs.net/>
17. R. Colin Johnson. One-Transistor SRAM Stuffs More Into CMOS // EE Times. 12/10/2015.
18. Korczynski E. 3DIC Technology Drivers and Roadmaps. Solid State Technology // The Pulse. 2015. June 23.
19. Dorsch J. TSMC Moves from 16 nm to 10 nm to 7 nm. Solid State Technology // The Pulse. 2015. September.
20. Авдонин Б. Н., Мартынов В. В. Электроника. Вчераше...Сегодня. Завтра? М.: Дека, 2005. 600 с.
21. Microprocessor integrates silicon photonics. Photonics.Com. December 2015.
22. CEA-Leti and CEA-Inac pave the way for quantum information processing on SOI CMOS platform. Solid State Technology // The Pulse. 2015. December 08.

ИНФОРМАЦИЯ ОБ АВТОРАХ

Авдонин Борис Николаевич, д.т.н., профессор, советник по общим вопросам, АО «ЦНИИ “Электроника”», 127299, Москва, ул. Космонавта Волкова, д. 12, e-mail: abn@instel.ru.

Макушин Михаил Викторович, главный специалист, АО «ЦНИИ “Электроника”», 127299, Москва, ул. Космонавта Волкова, д. 12, тел.: 8 (495) 940-65-77, e-mail: makushin_m@instel.ru.

Мартынов Валерий Владимирович, д.т.н., профессор, эксперт, АО «ЦНИИ “Электроника”», 127299, Москва, ул. Космонавта Волкова, д. 12, e-mail: martynov_v@instel.ru.

Орлов Олег Михайлович, к.т.н., начальник лаборатории, АО «Научно-исследовательский институт молекулярной электроники» (АО «НИИМЭ»), 103460, г. Москва, г. Зеленоград, 1-й Западный проезд, дом 12, стр. 1, тел.: 8 (495) 229-72-81, e-mail: oorlov@mikron.ru.

Стяжкин Александр Николаевич, к.э.н., начальник отдела, АО «ЦНИИ “Электроника”», 127299, Москва, ул. Космонавта Волкова, д. 12, тел.: 8 (495) 940-65-06, e-mail: stiazhkin_a@instel.ru.

Фомина Алена Владимировна, д.э.н., генеральный директор, АО «ЦНИИ “Электроника”», 127299, Москва, ул. Космонавта Волкова, д. 12, тел.: 8 (495) 940-65-01, e-mail: instel@instel.ru.

*For citation: Radiopromyshlennost. – 2016. – № 3. – P. 131–142.
B. Avdonin, M. Makushin, V. Martynov, O. Orlov, A. Styazhkin, A. Fomina*

PERSPECTIVE DIRECTIONS OF FURTHER DEVELOPMENT OF LOCAL MICROELECTRONICS TAKING INTO ACCOUNT FOREIGN EXPERIENCE

On the basis of a comparative analysis of the development of microelectronics in Russia and leading foreign countries, the main areas for further development of local microelectronics are examined. Technical and economic aspects of transfers to new technological levels, formation of advanced transistor structures, SoC VLSI, VLSI 3D are examined.

Keywords: radio-electronic technologies, microelectronics, new generation transistors, manufacturing technology of new cells of volatile memory.

REFERENCES

1. Pokrovskiy I. A. Kak ostat'sya v radioelektronnoy igre [How to stay in the radioelectronic game]. *Ekspert*, 2015, no. 18–19.
2. IHS says Moore's Law led to trillions of dollars added to global economy. Solid State Technology. *The Pulse*, 2015, June 23.
3. Makushin M. V. Vklad mikroelektroniki v mirovuyu ekonomiku [Contribution of microelectronics to the global economy]. *Ekspress-informatsiya po zarubezhnoy elektronnoy tekhnike*. 2015, Issue 24 (6561), 25 iyunya.
4. Avdonin B. N., Bat'kovskii A. M., Styazhkin A. N. Instrumentariy otsenki i povysheniya effektivnosti deyatelnosti integrirovannykh struktur radioelektronnoy promyshlennosti [Instrumentation of evaluation and improvement the effectiveness of the integrated structures of radio-electronic industry]. *Elektronnaya promyshlennost'*. 2012, no. 3, pp. 15–24.
5. Avdonin B. N., Kuraev N. M., Martynov V. V., Styazhkin A. N. Voprosy otsenki importnoy zavisimosti predpriyatiy radioelektronnoy promyshlennosti pri vypolnenii gosoboronzakaza [Questions of evaluation for import dependence of radio industry enterprises in the performance of state defense order]. *Voprosy radioelektroniki*, 2013, Vol. 3, no. 2, pp. 170–184.
6. Makushin M. V. Razvitie fabless-industrii KNR – opyt v kopilku otechestvennykh dizayn-tsentrov [The development of capacity for the industries own production of China – experience for domestic design centers]. *Radiopromyshlennost'*, 2013, Issue 3, pp. 197–212.
7. Bat'kovskii A. M., Bat'kovskii M. A., Bozhko V. P., Styazhkin A. N. *Upravlenie riskami innovatsionnogo razvitiya bazovykh vysokotekhnologichnykh otrasley* [Risk management of innovative development of the basic high-tech industries]. M.: MESI, 2015.
8. Makushin M., Martynov V. Novye aspekty razvitiya sovremennoy mikroelektroniki [New aspects of the development of modern microelectronics]. *Elektronika: nauka, biznes, tekhnologiya*. 2016, Issue 3, pp. 110–123.
9. Krasnikov G. Ya., Orlov O. M. Otlichitel'nye osobennosti i problemy KMOP tekhnologii pri umen'shenii proektnoy normy do urovnya 0,18 mkm i men'she [Features and problems of complementary metal-oxide-semiconductor (CMOS) technology while reducing the design standards to the level of 0.18 microns or less]. *Rossiyskie nanotekhnologii*, 2008, Vol. 3, no. 7–8, pp. 124–128.
10. Zhihong L. Giga-scale challenges will dominate 2015. Solid State Technology. *The Pulse*, 2015, February 13.
11. Martynov V. V. Aspekty razvitiya mikroelektroniki v Rossii [Aspects of the development of microelectronics in Russia]. *Elektronika. Aspekty razvitiya*, 2004, pp. 32–56.
12. Makushin M. V., Martynov V. V. Nuzhen li Rossii samodel'nyy EUV-nanolitograf? Tekhnika i ekonomika sovremennoy litografii [Does Russia need a homemade EUV- apparatus for nano lithography? Technology and economics of modern lithography]. *Fotonika*, 2010, no. 4, pp. 6–13.
13. R. Colin Johnson. Fully-Depleted Silicon on Insulator May Be Fully Accepted in 2016. *EE Times*, 12/1/2015.
14. Colin Johnson. FeFET to extend Moore's law. *EDN Europe*, 2015, January 16.
15. Orlov O. M. Konstruktivno-tekhnologicheskie osobennosti yacheek vstroennoy energonezavisimoy pamyati, osnovannoy na khranении zaryada v tekhnologiyakh s proektnymi nomami 90 nm i menee [Structurally-technological features built-in non-volatile memory cell based on storing charge in technology with design nomas 90 nm or less]. *Integral*, 2012, no. 4 (66), pp. 18–21.
16. International Technology Roadmap of semiconductors. Редакция 2013 г. Available at: <http://www.itrs.net/>
17. R. Colin Johnson. One-Transistor SRAM Stuffs More Into CMOS. *EE Times*, 12/10/2015.
18. Korczynski E. 3DIC Technology Drivers and Roadmaps. Solid State Technology. *The Pulse*, 2015, June 23.
19. Dorsch J. TSMC Moves from 16 nm to 10 nm to 7 nm. Solid State Technology. *The Pulse*, 2015, September.
20. Avdonin B. N., Martynov V. V. Elektronika. Vchera...Segodnya. Zavtra? [Electronics. Yesterday... Today... Tomorrow?]. M.: Deka, 2005. 600 p.
21. Microprocessor integrates silicon photonics. Photonics.Com. December 2015.
22. CEA-Leti and CEA-Inac pave the way for quantum information processing on SOI CMOS platform. Solid State Technology. *The Pulse*, 2015, December 08.

AUTHORS

Avdonin Boris, Advisor for General Affairs, JSC «Central Research Institute “Electronics”», 12, Cosmonaut Volkov st., Moscow, 127299, e-mail: abn@instel.ru.

Makushin Mikhail, head specialist, JSC «Central Research Institute “Electronics”», 12, Cosmonaut Volkov st., Moscow, 127299, tel.: +7 (495) 940-65-77, e-mail: makushin_m@instel.ru.

Martynov Valerii, expert, JSC «Central Research Institute “Electronics”», 12, Cosmonaut Volkov st., Moscow, 127299, e-mail: martynov_v@instel.ru.

Orlov Oleg, CSc (PhD), Head of Laboratory, Stock Company «Molecular Electronics Research Institute» (MERI), 12/1, 1st Zapadny proezd, Zelenograd, Moscow, 103460, tel.: +7 (495) 229-72-81, e-mail: oorlov@mikron.ru.

Styazhkin Alexander, PhD, Head of Department, JSC «Central Research Institute “Electronics”», 12, Cosmonaut Volkov st., Moscow, 127299, tel.: +7 (495) 940-65-06, e-mail: stiazhkin_a@instel.ru.

Fomina Alyona, PhD, CEO, JSC «Central Research Institute “Electronics”», 12, Cosmonaut Volkov st., Moscow, 127299, tel.: +7 (495) 940-65-01, e-mail: instel@instel.ru.